

Prova scritta di Fondamenti di Elettronica

13 luglio 2017 parte digitale


Nome: Cognome: Matricola:

Punti Assegnati:/...../...../...../..... =

Sia $V_{DD}=1.8V$ e si assumano i seguenti parametri tecnologici per i MOSFET:

Parametro	n-MOSFET	p-MOSFET
$V_{TO} [V]$	0.3	-0.3
$\beta' [\mu A/V^2]$	300	150
$\gamma [V^{1/2}]$	0	0
$\lambda [V^{-1}]$	0	0
$L_{MIN} [\mu m]$	0.15	0.15
$C_{OX} [fF/\mu m^2]$	20	20
$C_{GSO} [fF/\mu m]$	0.5	0.5

Si assuma per tutti i transistori $L=L_{MIN}$ e nel calcolo dei transistori si consideri la transizione completata al 90% della escursione totale del segnale. Si trascuri il *self-loading*.



- 1) (5 punti) si calcoli il ritardo intrinseco t_{p0} della tecnologia (ritardo di un invertitore ad area minima che carica una capacità pari alla sua capacità di ingresso).

Con riferimento al buffer in Figura 1, dove $C_L=300fF$ e dove i numeri dentro l'invertitore rappresentano il fattore di forma del transistore nMOS, mentre i pMOS sono dimensionati per avere tempo di salita uguale al tempo di discesa:

- 2) (5 punti) si determini il ritardo complessivo del buffer;
- 3) (5 punti) si determini la potenza dissipata dal buffer quando in ingresso abbiamo una sequenza casuale di dati incorrelati con una frequenza di 100MHz e probabilità del 30% di essere '1';
- 4) (5 punti) si cambi il dimensionamento dell'ultimo stadio del buffer al fine di minimizzare il ritardo e si calcoli tale ritardo.

Con riferimento al pass-gate di Figura 2, in cui $S_n=S_p=1$:

- 5) (10 punti) si determini la corrente che scorre attraverso di esso alla polarizzazione riportata in figura.